Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Enforcing Last-Level Cache Partitioning through Memory Virtual Channels., , , , , , , und . PACT, Seite 97-109. IEEE, (2019)Reducing memory access latency with asymmetric DRAM bank organizations., , , , und . ISCA, Seite 380-391. ACM, (2013)SALAD: Achieving Symmetric Access Latency with Asymmetric DRAM Architecture., , , , und . IEEE Comput. Archit. Lett., 16 (1): 76-79 (2017)Aquabolt-XL HBM2-PIM, LPDDR5-PIM With In-Memory Processing, and AXDIMM With Acceleration Buffer., , , , , , , , , und 4 andere Autor(en). IEEE Micro, 42 (3): 20-30 (2022)Aquabolt-XL: Samsung HBM2-PIM with in-memory processing for ML accelerators and beyond., , , , , , , , , und 10 andere Autor(en). HCS, Seite 1-26. IEEE, (2021)Selective DRAM cache bypassing for improving bandwidth on DRAM/NVM hybrid main memory systems., , , und . IEICE Electron. Express, 14 (11): 20170437 (2017)Leveraging Power-Performance Relationship of Energy-Efficient Modern DRAM Devices., , , , , und . IEEE Access, (2018)SOUP-N-SALAD: Allocation-Oblivious Access Latency Reduction with Asymmetric DRAM Microarchitectures., , , , , , und . HPCA, Seite 517-528. IEEE Computer Society, (2017)Understanding power-performance relationship of energy-efficient modern DRAM devices., , , , , und . IISWC, Seite 110-111. IEEE Computer Society, (2017)Samsung PIM/PNM for Transfmer Based AI : Energy Efficiency on PIM/PNM Cluster., , , , , , , , , und 11 andere Autor(en). HCS, Seite 1-31. IEEE, (2023)