@dblp@dblp

Deterministic clock gating to eliminate wasteful activity due to wrong-path instructions in out-of-order superscalar processors.

Nasir Mohyuddin, Kimish Patel, und Massoud Pedram. ICCD, Seite 166-172. IEEE, (2009)

Links und Ressourcen

URL:
http://dblp.uni-trier.de/db/conf/iccd/iccd2009.html#MohyuddinPP09
BibTeX-Schlüssel:
conf/iccd/MohyuddinPP09
Interner Link:
Sie können diesen internen Link benutzen, um diesen Eintrag in Ihren Diskussionen zu referenzieren. Sie müssen nur diesen Link kopieren und in den Text zu ihrer Diskussion hinzufügen.
Suchen auf:

Kommentare und Rezensionen  
(0)

Es gibt bisher keine Rezension oder Kommentar. Sie können eine schreiben!

Tags


Zitieren Sie diese Publikation