Artikel in einem Konferenzbericht,

A 1.8-pJ/bit 16×16-Gb/s source synchronous parallel interface in 32nm SOI CMOS with receiver redundancy for link recalibration.

, , , , , , , , und .
CICC, Seite 1-4. IEEE, (2015)

Metadaten

Tags

Nutzer

  • @dblp

Kommentare und Rezensionen