( en | de | ru )

 

Disambiguierung von "Lahiri, Kanishka"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Accelerating System-on-Chip Power Analysis Using Hybrid Power Estimation.

, , und . DAC, Seite 883-886. IEEE, (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Kajori Lahiri

Ananda Lahiri

Claus Lahiri

Annesha Lahiri

Kishor Lahiri

 

Weitere Publikationen von Autoren mit dem selben Namen

Accelerating System-on-Chip Power Analysis Using Hybrid Power Estimation., , und . DAC, Seite 883-886. IEEE, (2007)Embedded Tutorial: Battery-Driven System Design: A New Frontier in Low Power Design., , , und . ASP-DAC/VLSI Design, Seite 261-267. IEEE Computer Society, (2002)Considering process variations during system-level power analysis., , , und . ISLPED, Seite 342-345. ACM, (2006)Adaptive data placement in an embedded multiprocessor thread library., , und . DATE, Seite 698-699. European Design and Automation Association, Leuven, Belgium, (2006)Performance Analysis of Systems with Multi-Channel Communication Architectures., , und . VLSI Design, Seite 530-537. IEEE Computer Society, (2000)Power analysis of system-level on-chip communication architectures., und . CODES+ISSS, Seite 236-241. ACM, (2004)Battery discharge characteristics of wireless sensor nodes: an experimental analysis., , und . SECON, Seite 430-440. IEEE, (2005)Performance Scaling of Cassandra on High-Thread Count Servers., , , und . ICPE, Seite 179-187. ACM, (2019)Power analysis of mobile 3D graphics., , und . DATE, Seite 502-507. European Design and Automation Association, Leuven, Belgium, (2006)DARTS: Performance-counter driven sampling using binary translators., , und . ISPASS, Seite 131-132. IEEE Computer Society, (2017)