Autor der Publikation

A 10Mbit, 15GBytes/sec bandwidth 1T DRAM chip with planar MOS storage capacitor in an unmodified 150nm logic process for high-density on-chip memory applications.

, , , , , , und . ESSCIRC, Seite 355-358. IEEE, (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Introduction to the Special Issue on the 2012 Symposium on VLSI Circuits., und . IEEE J. Solid State Circuits, 48 (4): 895-896 (2013)On-Die Supply-Resonance Suppression Using Band-Limited Active Damping., , , , , , , , , und 1 andere Autor(en). ISSCC, Seite 286-603. IEEE, (2007)Variation-tolerant circuits: circuit solutions and techniques., , und . DAC, Seite 762-763. ACM, (2005)Comparative Analysis of Conventional and Statistical Design Techniques., , , , , und . DAC, Seite 238-243. IEEE, (2007)A 409 GOPS/W Adaptive and Resilient Domino Register File in 22 nm Tri-Gate CMOS Featuring In-Situ Timing Margin and Error Detection for Tolerance to Within-Die Variation, Voltage Droop, Temperature and Aging., , , , , , und . IEEE J. Solid State Circuits, 51 (1): 117-129 (2016)A Digitally Controlled Fully Integrated Voltage Regulator With On-Die Solenoid Inductor With Planar Magnetic Core in 14-nm Tri-Gate CMOS., , , , , , , , , und 2 andere Autor(en). IEEE J. Solid State Circuits, 53 (1): 8-19 (2018)Mixed-Vth (MVT) CMOS Circuit Design Methodology for Low Power Applications., , , , und . DAC, Seite 430-435. ACM Press, (1999)Analysis of dual-VT SRAM cells with full-swing single-ended bit line sensing for on-chip cache., , , , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 10 (2): 91-95 (2002)Wide-Range Many-Core SoC Design in Scaled CMOS: Challenges and Opportunities., , , , , , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 29 (5): 843-856 (2021)A 128b AES Engine with Higher Resistance to Power and Electromagnetic Side-Channel Attacks Enabled by a Security-Aware Integrated All-Digital Low-Dropout Regulator., , , , , und . ISSCC, Seite 404-406. IEEE, (2019)