( en | de | ru )

 

Disambiguierung von "Chang, Meng-Fan"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
FlexiVia ROM Compiler Programmable on Different Via Layers Based on Top Metal Assignment.

, , , , , , , , , , und . MTDT, Seite 28-33. IEEE Computer Society, (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Fan Chen Meng

Meng-Chang Liu

Meng Meng

Meng Meng Liang

Meng Zhang

Methods and implementations of road-network matching. TU München, (2009)
 

Weitere Publikationen von Autoren mit dem selben Namen

5.9 A 0.8V Multimode Vision Sensor for Motion and Saliency Detection with Ping-Pong PWM Pixel., , , , , , , , , und 3 andere Autor(en). ISSCC, Seite 110-112. IEEE, (2020)13.4 A 22nm 1Mb 1024b-Read and Near-Memory-Computing Dual-Mode STT-MRAM Macro with 42.6GB/s Read Bandwidth for Security-Aware Mobile Devices., , , , , , , , , und 2 andere Autor(en). ISSCC, Seite 224-226. IEEE, (2020)14.3 A 65nm Computing-in-Memory-Based CNN Processor with 2.9-to-35.8TOPS/W System Energy Efficiency Using Dynamic-Sparsity Performance-Scaling Architecture and Energy-Efficient Inter/Intra-Macro Data Reuse., , , , , , , , , und 1 andere Autor(en). ISSCC, Seite 234-236. IEEE, (2020)Crosstalk-insensitive via-programming ROMs using content-aware design framework., , und . IEEE Trans. Circuits Syst. II Express Briefs, 53-II (6): 443-447 (2006)Wide VDD Embedded Asynchronous SRAM With Dual-Mode Self-Timed Technique for Dynamic Voltage Systems., , und . IEEE Trans. Circuits Syst. I Regul. Pap., 56-I (8): 1657-1667 (2009)eTag: Tag-Comparison in Memory to Achieve Direct Data Access based on eDRAM to Improve Energy Efficiency of DRAM Cache., , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 64-I (4): 858-868 (2017)Noise-Immune Embedded NAND-ROM Using a Dynamic Split Source-Line Scheme for VDDmin and Speed Improvements., , , , , und . IEEE J. Solid State Circuits, 45 (10): 2142-2155 (2010)A Sub-0.3 V Area-Efficient L-Shaped 7T SRAM With Read Bitline Swing Expansion Schemes Based on Boosted Read-Bitline, Asymmetric-VTH Read-Port, and Offset Cell VDD Biasing Techniques., , , , , , , , , und 1 andere Autor(en). IEEE J. Solid State Circuits, 48 (10): 2558-2569 (2013)Introduction to the Special Issue on the 2019 IEEE International Solid-State Circuits Conference (ISSCC)., , , und . IEEE J. Solid State Circuits, 55 (1): 3-5 (2020)A ReRAM-Based 4T2R Nonvolatile TCAM Using RC-Filtered Stress-Decoupled Scheme for Frequent-OFF Instant-ON Search Engines Used in IoT and Big-Data Processing., , , , , , , , , und . IEEE J. Solid State Circuits, 51 (11): 2786-2798 (2016)