( en | de | ru )

 

Disambiguierung von "Kim, Yoongu"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Predictable Performance and Fairness Through Accurate Slowdown Estimation in Shared Main Memory Systems.

, , , , und . CoRR, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ky ng Kim

Die Artikelstruktur in passiven zweisprachigen Wörterbüchern Deutsch-Koreanisch: Konzeption zur Erstellung eines zweisprachigen Lernerwörterbuchs Deutsch-Koreanisch. Uni Heidelberg, (2008)

Bongcheol Kim

Kim Gerber

Youngsang Kim

Ryong Kim

 

Weitere Publikationen von Autoren mit dem selben Namen

A Stable Switched-System Approach to Collision-Free Wheeled Mobile Robot Navigation., , , , und . Journal of Intelligent and Robotic Systems, 86 (3-4): 599-616 (2017)Predictable Performance and Fairness Through Accurate Slowdown Estimation in Shared Main Memory Systems., , , , und . CoRR, (2018)Linearly compressed pages: a low-complexity, low-latency main memory compression framework., , , , , , , und . MICRO, Seite 172-184. ACM, (2013)Exploiting the DRAM Microarchitecture to Increase Memory-Level Parallelism., , , , und . CoRR, (2018)Reducing DRAM Refresh Overheads with Refresh-Access Parallelism., , , , , , und . CoRR, (2018)An experimental study of data retention behavior in modern DRAM devices: implications for retention time profiling mechanisms., , , , und . ISCA, Seite 60-71. ACM, (2013)Tiered-latency DRAM: A low latency and low cost DRAM architecture., , , , , und . HPCA, Seite 615-626. IEEE Computer Society, (2013)A case for exploiting subarray-level parallelism (SALP) in DRAM., , , , und . ISCA, Seite 368-379. IEEE Computer Society, (2012)RowHammer: Reliability Analysis and Security Implications., , , , , , , , und . CoRR, (2016)Adaptive-Latency DRAM: Reducing DRAM Latency by Exploiting Timing Margins., , , , , , und . CoRR, (2018)