( en | de | ru )

 

Disambiguierung von "Jones, Phillip H."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Parameterizable FPGA-Based Kalman Filter Coprocessor Using Piecewise Affine Modeling.

, , und . IPDPS Workshops, Seite 139-147. IEEE Computer Society, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Phillip H Weidlich

Jens Olaf Jonescheit

Hugh Jones

Janet Jones-Ullmann

Arun W Jones

 

Weitere Publikationen von Autoren mit dem selben Namen

ParaHist: FPGA Implementation of Parallel Event-Based Histogram for Optical Flow Calculation., , und . ASAP, Seite 185-188. IEEE, (2020)Hardware-software architecture for priority queue management in real-time and embedded systems., , , , , und . Int. J. Embed. Syst., 6 (4): 319-334 (2014)The design and integration of a software configurable and parallelized coprocessor architecture for LQR control., , , und . J. Parallel Distributed Comput., (2017)Integrating runtime verification into an automated UAS traffic management system., , , , und . Innov. Syst. Softw. Eng., 18 (4): 567-580 (2022)Adaptive Thermoregulation for Applications on Reconfigurable Devices., , , und . FPL, Seite 246-253. IEEE, (2007)Impossible Made Possible: Encoding Intractable Specifications via Implied Domain Constraints., , , , und . FMICS, Volume 14290 von Lecture Notes in Computer Science, Seite 151-169. Springer, (2023)Introducing Autonomy in an Embedded Systems Course Project., , , und . FIE, Seite 1-9. IEEE, (2020)An Efficient Hardware Architecture for Sparse Convolution using Linear Feedback Shift Registers., , und . ASAP, Seite 250-257. IEEE, (2021)Comparing Energy Efficiency of CPU, GPU and FPGA Implementations for Vision Kernels., , , , , und . ICESS, Seite 1-8. IEEE, (2019)Dynamically Optimizing FPGA Applications by Monitoring Temperature and Workloads., , und . VLSI Design, Seite 391-400. IEEE Computer Society, (2007)