Autor der Publikation

Thread Relocation: A Runtime Architecture for Tolerating Hard Errors in Chip Multiprocessors.

, und . IEEE Trans. Computers, 59 (5): 651-665 (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A framework to accelerate sequential programs on homogeneous multicores., , , und . VLSI-SoC, Seite 344-347. IEEE, (2013)A model to exploit power-performance efficiency in superscalar processors via structure resizing., und . ACM Great Lakes Symposium on VLSI, Seite 215-220. ACM, (2010)POSTER: Exploiting Multi-Level Task Dependencies to Prune Redundant Work in Relax-Ordered Task-Parallel Algorithms., , , und . PACT, Seite 495-496. IEEE, (2019)In-Hardware Moving Compute to Data Model to Accelerate Thread Synchronization on Large Multicores., , , und . IEEE Micro, 40 (1): 83-92 (2020)Predictive Thermal Management for Chip Multiprocessors Using Co-designed Virtual Machines., und . HiPEAC, Volume 5409 von Lecture Notes in Computer Science, Seite 293-307. Springer, (2009)SSE: Security Service Engines to Accelerate Enclave Performance in Secure Multicore Processors., und . IEEE Comput. Archit. Lett., 21 (2): 129-132 (Juli 2022)A self-adaptive system architecture to address transistor aging., und . DATE, Seite 81-86. IEEE, (2009)ASM: An Adaptive Secure Multicore for Co-located Mutually Distrusting Processes., , , und . ACM Trans. Archit. Code Optim., 20 (3): 32:1-32:24 (September 2023)Hardware Root-of-Trust implementations in Trusted Execution Environments., , , , und . IACR Cryptol. ePrint Arch., (2023)MaxK-GNN: Towards Theoretical Speed Limits for Accelerating Graph Neural Networks Training., , , , , , , , und . CoRR, (2023)