( en | de | ru )

 

Disambiguierung von "Galy, Philippe"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
High swing low capacitance ESD RF protections in advanced CMOS technologies.

, , , und . ICICDT, Seite 1-4. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Bernd Galyga

Henri Galy

Islam Galy Khalil

Philippe Kersting

Philippe Bopp

 

Weitere Publikationen von Autoren mit dem selben Namen

6T SRAM performance and power gain using double gate MOS in 28nm FDSOI technology., , , , und . ICICDT, Seite 89-92. IEEE, (2013)Toward Gated-Diode-BIMOS for thin silicon ESD protection in advanced FD-SOI CMOS technologies., , , , und . ICICDT, Seite 1-4. IEEE, (2017)Optimized in situ heating control on a new MOS device structure in 28nm UTBB FD-SOI CMOS technology., , und . ICICDT, Seite 157-160. IEEE, (2018)Computation of Self-Induced Magnetic Field Effects Including the Lorentz Force for Fast-Transient Phenomena in Integrated-Circuit Devices., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 33 (6): 893-902 (2014)BIMOS transistor and its applications in ESD protection in advanced CMOS technology., , , , , , , , und . ICICDT, Seite 1-4. IEEE, (2012)Preliminary results on TFET - Gated diode in thin silicon film for IO design & ESD protection in 28nm UTBB FD-SOI CMOS technology., und . ICICDT, Seite 1-4. IEEE, (2016)Circuit optimization of 4T, 6T, 8T, 10T SRAM bitcells in 28nm UTBB FD-SOI technology using back-gate bias control., , , , , und . ESSCIRC, Seite 415-418. IEEE, (2013)Experimental and 3D simulation correlation of a gg-nMOS transistor under high current pulse., , , , , , und . Microelectron. Reliab., 42 (9-11): 1299-1302 (2002)Experimental measurements and 3D simulation of the parasitic lateral bipolar transistor triggering within a single finger gg-nMOS under ESD., , , , und . Microelectron. Reliab., 44 (9-11): 1775-1780 (2004)7-mm low-latency inter-chiplet serial link with silicon interposer., , , , und . MWSCAS, Seite 683-686. IEEE, (2020)