( en | de | ru )

 

Disambiguierung von "Acacio, Manuel E."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Adaptive Selection of Cache Indexing Bits for Removing Conflict Misses.

, , , , und . IEEE Trans. Computers, 64 (6): 1534-1547 (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

José Manuel Coutinho e Castro

Manuel

Dagoberto Acacio Morón-León

Ursula E E Köhler

E Gutsche

 

Weitere Publikationen von Autoren mit dem selben Namen

Selective dynamic serialization for reducing energy consumption in hardware transactional memory systems., , , und . J. Supercomput., 68 (2): 914-934 (2014)Hardware transactional memory with software-defined conflicts., , , , , , , und . ACM Trans. Archit. Code Optim., 8 (4): 31:1-31:20 (2012)A Direct Coherence Protocol for Many-Core Chip Multiprocessors., , und . IEEE Trans. Parallel Distributed Syst., 21 (12): 1779-1792 (2010)Design of an efficient communication infrastructure for highly contended locks in many-core CMPs., , und . J. Parallel Distributed Comput., 73 (7): 972-985 (2013)Evaluating IA-32 web servers through simics: a practical experience., , und . J. Syst. Archit., 51 (4): 251-264 (2005)The Use of Prediction for Accelerating Upgrade Misses in cc-NUMA Multiprocessors., , , und . IEEE PACT, Seite 155-164. IEEE Computer Society, (2002)Efficient Dir0B Cache Coherency for Many-Core CMPs., , , und . ICCS, Volume 18 von Procedia Computer Science, Seite 2545-2548. Elsevier, (2013)Characterization of Conflicts in Log-Based Transactional Memory (LogTM)., , und . PDP, Seite 30-37. IEEE Computer Society, (2008)A New Scalable Directory Architecture for Large-Scale Multiprocessors., , , und . HPCA, Seite 97-106. IEEE Computer Society, (2001)π-TM: Pessimistic invalidation for scalable lazy hardware transactional memory., , , , und . HPCA, Seite 141-152. IEEE Computer Society, (2012)