( en | de | ru )

 

Disambiguierung von "Wong, H.-S. Philip"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Experimental Demonstration of Array-level Learning with Phase Change Synaptic Devices.

, , , , , , und . CoRR, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Horst S H Seifert

Cyrano S H Bergmann

Horst S H Seifert

Guenther H S Mueller

Horst S H Seifert

 

Weitere Publikationen von Autoren mit dem selben Namen

Video analytics using beyond CMOS devices., , , , , und . DATE, Seite 1-5. European Design and Automation Association, (2014)Efficient FPGAs using nanoelectromechanical relays., , , , , , , , , und 1 andere Autor(en). FPGA, Seite 273-282. ACM, (2010)Time-based sensor interface circuits in carbon nanotube technology., , , , , und . ISCAS, Seite 2924-2927. IEEE, (2015)Rapid exploration of processing and design guidelines to overcome carbon nanotube variations., , , , , , und . DAC, Seite 105:1-105:10. ACM, (2013)Circuit-aware device reliability criteria methodology., , , , , , , und . ESSCIRC, Seite 255-258. IEEE, (2011)Energy-Efficient Phase Change Memory Programming by Nanosecond Pulses., , , , und . DRC, Seite 1-2. IEEE, (2018)First Demonstration of Top-Gated ITO Transistors: Effect of Channel Passivation., , , , , , , und . DRC, Seite 1-2. IEEE, (2022)Design considerations of synaptic device for neuromorphic computing., , und . ISCAS, Seite 1062-1065. IEEE, (2014)Scaling and operation characteristics of HfOx based vertical RRAM for 3D cross-point architecture., , , , , , , , , und . ISCAS, Seite 417-420. IEEE, (2014)Interconnect scaling into the sub-10nm regime., , und . SLIP, Seite 2. ACM, (2012)