( en | de | ru )

 

Disambiguierung von "Singh, Adit D."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A random access scans architecture to reduce hardware overhead.

, , und . ITC, Seite 9. IEEE Computer Society, (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Adit Ranadive

Somak Aditya

Dendy Adityawarman

Noviandi Meta Adityawarman

Sohan Singh

 

Weitere Publikationen von Autoren mit dem selben Namen

Low-power domino circuits using NMOS pull-up on off-critical paths., , , und . ASP-DAC, Seite 533-538. ACM Press, (2005)A Near Optimal Adaptive Row Modular Design for Efficiently Reconfiguring the Processor Array in VLSI., und . ICPP (1), Seite 261-265. Pennsylvania State University Press, (1989)Extending integrated-circuit yield-models to estimate early-life reliability., , und . IEEE Trans. Reliability, 52 (3): 296-300 (2003)A differential built-in current sensor design for high-speed IDDQ testing., und . IEEE J. Solid State Circuits, 32 (1): 122-125 (1997)On optimizing VLSI testing for product quality using die-yield prediction., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 12 (5): 695-709 (1993)On the Effect of Defect Clustering on Test Transparency and IC Test Optimization., und . IEEE Trans. Computers, 45 (6): 753-757 (1996)Tree Structured Sequential Multiple-Valued Logic Design from Universal Modules., , und . IEEE Trans. Computers, 30 (9): 671-674 (1981)A Reliability-Aware Methodology to Isolate Timing-Critical Paths under Aging., , , und . J. Electron. Test., 33 (6): 721-739 (2017)Robust Design-for-Security Architecture for Enabling Trust in IC Manufacturing and Test., , und . IEEE Trans. Very Large Scale Integr. Syst., 26 (5): 818-830 (2018)A New Delay Test Based on Delay Defect Detection Within Slack Intervals (DDSI)., und . IEEE Trans. Very Large Scale Integr. Syst., 14 (11): 1216-1226 (2006)