( en | de | ru )

 

Disambiguierung von "Matsuzawa, Akira"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An All-Digital Reconfigurable Time-Domain ADC for Low-Voltage Sensor Interface in 65nm CMOS Technology.

, , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 98-A (2): 466-475 (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Akira Hayashima

Akira Hori

Akira Satake

Akira Hayashima

Akira Yasui

 

Weitere Publikationen von Autoren mit dem selben Namen

A 7GS/s direct digital frequency synthesizer with a two-times interleaved RDAC in 65nm CMOS., , und . ESSCIRC, Seite 151-154. IEEE, (2017)A CMOS direct sampling mixer using Switched Capacitor Filter technique for software-defined radio., , , , und . ASP-DAC, Seite 103-104. IEEE, (2008)A CMOS Smart Image Sensor LSI for Focal-Plane Compression., , , , , , , und . ASP-DAC, Seite 339-340. IEEE, (1998)Radio receiver front-end using time-based all-digital ADC (TAD)., , , , , , , , , und 3 andere Autor(en). ICECS, Seite 471-473. IEEE, (2014)Ultralow-Voltage High-Speed Flash ADC Design Strategy Based on FoM-Delay Product., , , und . IEEE Trans. Very Large Scale Integr. Syst., 23 (8): 1518-1527 (2015)Feedforward compensation technique for all digital phase locked loop based synthesizers., , und . ISCAS, IEEE, (2006)A Consideration of Threshold Voltage Mismatch Effects and a Calibration Technique for Current Mirror Circuits., , und . IEICE Trans. Electron., 101-C (4): 224-232 (2018)A 3.6 GHz Low-Noise Fractional-N Digital PLL Using SAR-ADC-Based TDC., , , und . IEEE J. Solid State Circuits, 51 (10): 2345-2356 (2016)A Compact, Low-Power and Low-Jitter Dual-Loop Injection Locked PLL Using All-Digital PVT Calibration., , , , , und . IEEE J. Solid State Circuits, 49 (1): 50-60 (2014)A Fifth-Order Continuous-Time Delta-Sigma Modulator With Single-Opamp Resonator., , , , , und . IEEE J. Solid State Circuits, 45 (4): 697-706 (2010)