( en | de | ru )

 

Disambiguierung von "Misra, Prasanna Kumar"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
0.4 mW, 0.27 pJ/bit true random number generator using jitter, metastability and current starved topology.

, , , , , und . IET Circuits Devices Syst., 14 (7): 1001-1011 (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hara Prasanna Misra

Prasanna Kumar Pathath

Manoj Misra

Sidhant Misra

Ashok Misra

 

Weitere Publikationen von Autoren mit dem selben Namen

An 8T PA Attack Resilient NVSRAM for In-Memory-Computing Applications., , und . IEEE Trans. Circuits Syst. I Regul. Pap., 70 (9): 3567-3574 (September 2023)Design and Analysis of SRAM Cell using Negative Bit-Line Write Assist Technique and Separate Read Port for High-Speed Applications., , , , und . J. Circuits Syst. Comput., 30 (15): 2150270:1-2150270:28 (2021)Design of True Random Number Generator Using Fingerprint as an Entropy Source and Its Implementation in S-Box., , , , , und . J. Circuits Syst. Comput., 30 (15): 2150285:1-2150285:19 (2021)A 2.4 GHz Low Power Low Phase-Noise Enhanced FOM VCO for RF Applications Using 180 nm CMOS Technology., , , und . Wireless Personal Communications, 101 (1): 391-403 (2018)Design of Hexagonal Oscillator for True Random Number Generation., , , , und . ICECS 2022, Seite 1-4. IEEE, (2022)A 40nm Low Power High Stable SRAM Cell Using Separate Read Port and Sleep Transistor Methodology., , , und . iSES, Seite 1-5. IEEE, (2018)Modified Tent Map Based Design for True Random Number Generator., , , und . iSES, Seite 27-30. IEEE, (2018)A 60 GHz, 50 mW, 3dB Noise Figure Receiver Frontend Using UMC 40 nm CMOS technology., , , , und . iSES, Seite 227-231. IEEE, (2020)Design of Transceiver at 865-867 MHz Band using UMC 180 nm CMOS Technology., , , , , , , und . VDAT, Seite 1-5. IEEE, (2020)Design and Analysis of SRAM cell using Body Bias Controller for Low Power Applications., , , und . Circuits Syst. Signal Process., 40 (5): 2135-2158 (2021)