( en | de | ru )

 

Disambiguierung von "Kruus, Margus"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Learning Digital Test and Diagnostics via Internet.

, , , , , und . Int. J. Online Eng., (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Kruus, Margus
Eine Person hinzufügen mit dem Namen Kruus, Margus
 

Weitere Publikationen von Autoren mit dem selben Namen

Hierarchical Identification of Untestable Faults in Sequential Circuits., , , und . DSD, Seite 668-671. IEEE Computer Society, (2007)A decomposition procedure for register-transfer level power management., , , und . CompSysTech, Seite 26-31. ACM, (2003)Recursion and hierarchy in digital design and prototyping: a case study., , , , und . CompSysTech, Seite 45-50. ACM, (2011)Teaching FPGA-based systems., , , und . EDUCON, Seite 460-469. IEEE, (2014)The Rational Unified Process with the "4+1" View Model of Software Architecture - a Way for Modeling Web Applications., , und . BalticDB&IS, Seite 119-132. Institute of Cybernetics at Tallin Technical University, (2002)Integration of high-level synthesis to the courses on reconfigurable digital systems., , , und . MIPRO, Seite 166-171. IEEE, (2015)Learning Digital Test and Diagnostics via Internet., , , , , und . Int. J. Online Eng., (2007)FSM decomposition with application to FPGA synthesis., , , und . CompSysTech, Seite 74. ACM, (2009)Address-based data processing over N-ary trees., , , , und . EUROCON, Seite 1790-1797. IEEE, (2013)FPGA-based time and cost effective Hamming weight comparators for binary vectors., , , und . EUROCON, Seite 1-6. IEEE, (2015)