( en | de | ru )

 

Disambiguierung von "Hasegawa, Yohei"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Context Dependent Clock Control Mechanism for Dynamically Reconfigurable Processors.

, , , , , , , und . FPL, Seite 1-6. IEEE, (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Noboru Hasegawa

Masahito Hasegawa

Yohei Harayama

Shuichi Hasegawa

 

Weitere Publikationen von Autoren mit dem selben Namen

Leakage power reduction for coarse grained dynamically reconfigurable processor arrays with fine grained Power Gating technique., , , , , , , , , und 1 andere Autor(en). FPT, Seite 329-332. IEEE, (2008)TCP throughput characteristics over 5G millimeterwave network in indoor train station., , , , und . WCNC, Seite 1-6. IEEE, (2019)A Context Dependent Clock Control Mechanism for Dynamically Reconfigurable Processors., , , , , , , und . FPL, Seite 1-6. IEEE, (2006)Flexible and automated operational control in SDN transport-base virtual router., , , und . OFC, Seite 1-3. IEEE, (2014)Implementing and Evaluating Stream Applications on the Dynamically Reconfigurable Processor., , , , , , , , , und 3 andere Autor(en). FCCM, Seite 328-329. IEEE Computer Society, (2004)A cost-effective context memory structure for dynamically reconfigurable processors., , , , und . IPDPS, IEEE, (2006)Overwrite Configuration Technique in Multicast Configuration Scheme for Dynamically Reconfigurable Processor Arrays., , , , , , und . FPT, Seite 273-276. IEEE, (2007)A Multi-User ACK-Aggregation Method for Large-Scale Reliable LoRaWAN Service., und . ICC, Seite 1-7. IEEE, (2019)Power reduction techniques for Dynamically Reconfigurable Processor Arrays., , , , , , , und . FPL, Seite 305-310. IEEE, (2008)Evaluation of MuCCRA-D: A Dynamically Reconfigurable Processor with Directly Interconnected PEs., , und . ERSA, Seite 215-221. CSREA Press, (2008)