Autor der Publikation

Computing the area versus delay trade-off curves in technology mapping.

, und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 14 (12): 1480-1489 (1995)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Power-Aware Bus Encoding Techniques for I/O and Data Buses in an Embedded System., und . Journal of Circuits, Systems, and Computers, 11 (4): 351-364 (2002)A framework of concurrent task scheduling and dynamic voltage and frequency scaling in real-time embedded systems with energy harvesting., , , , und . ISLPED, Seite 70-75. IEEE, (2013)Stack sizing analysis and optimization for FinFET logic cells and circuits operating in the sub/near-threshold regime., , und . ISQED, Seite 341-348. IEEE, (2014)Power Simulation and Estimation in VLSI Circuits.. The VLSI Handbook, CRC Press, (1999)Timing-driven placement based on partitioning with dynamic cut-net control., und . DAC, Seite 472-476. ACM, (2000)Constructing Lower and Upper Bounded Delay Routing Trees Using Linear Programming., , und . DAC, Seite 401-404. ACM Press, (1996)Hierarchical Sequence Compaction for Power Estimation., , und . DAC, Seite 570-575. ACM Press, (1997)Dynamic Power Management Based on Continuous-Time Markov Decision Processes., und . DAC, Seite 555-561. ACM Press, (1999)Standard cell library based layout characterization and power analysis for 10nm gate-all-around (GAA) transistors., , , , und . SoCC, Seite 253-258. IEEE, (2016)Multi-objective optimization techniques for VLSI circuits., , und . ISQED, Seite 156-163. IEEE, (2011)