( en | de | ru )

 

Disambiguierung von "Ramachandran, Champaka"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Incorporating the Controller Effects During Register Transfer Level Synthesis.

, und . EDAC-ETC-EUROASIC, Seite 308-313. IEEE Computer Society, (1994)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Harshawardhan Ramachandran

Muthupandi Ramachandran

Sheetal Ramachandran

Vimal Ramachandran

Haribaskar Ramachandran

 

Weitere Publikationen von Autoren mit dem selben Namen

Incorporating the Controller Effects During Register Transfer Level Synthesis., und . EDAC-ETC-EUROASIC, Seite 308-313. IEEE Computer Society, (1994)On the intrinsic rent parameter and spectra-based partitioning methodologies., , , und . EURO-DAC, Seite 202-208. IEEE Computer Society Press, (1992)A performance driven logic synthesis system using delay estimator., , , , und . Great Lakes Symposium on VLSI, Seite 88-92. IEEE, (1994)Accurate layout area and delay modeling for system level design., , , , und . ICCAD, Seite 355-361. IEEE Computer Society / ACM, (1992)Combined topological and functionality based delay estimation using a layout-driven approach for high level applications., und . EURO-DAC, Seite 72-78. IEEE Computer Society Press, (1992)An Empirical Study on the Effects of Physical Design in High-Level Synthesis., , , und . VLSI Design, Seite 11-16. IEEE Computer Society, (1994)Combined topological and functionality-based delay estimation using a layout-driven approach for high-level applications., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 13 (12): 1450-1460 (1994)LAST: a Layout Area and Shape function esTimator for high level applications., und . EURO-DAC, Seite 351-355. EEE Computer Society, (1991)