( en | de | ru )

 

Disambiguierung von "Choi, Sungpill"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 0.5V, 6.2μW, 0.059mm2 Sinusoidal Current Generator IC with 0.088% THD for Bio-Impedance Sensing.

, , , und . CoRR, (2024)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Andreas Choi

Chiwon Choi

Bongkyung Choi

Carmen Choi

Youngmi Choi

 

Weitere Publikationen von Autoren mit dem selben Namen

An ultra-low-power and mixed-mode event-driven face detection SoC for always-on mobile applications., , , , , und . ESSCIRC, Seite 255-258. IEEE, (2017)2.4 ATOMUS: A 5nm 32TFLOPS/128TOPS ML System-on-Chip for Latency Critical Applications., , , , , , , , , und 56 andere Autor(en). ISSCC, Seite 42-44. IEEE, (2024)10.4 A 1.22TOPS and 1.52mW/MHz augmented reality multi-core processor with neural network NoC for HMD applications., , , , , , , , , und . ISSCC, Seite 182-183. IEEE, (2014)A 141.4 mW Low-Power Online Deep Neural Network Training Processor for Real-time Object Tracking in Mobile Devices., , , , und . ISCAS, Seite 1-5. IEEE, (2018)DT-CNN: Dilated and Transposed Convolution Neural Network Accelerator for Real-Time Image Segmentation on Mobile Devices., , , , und . ISCAS, Seite 1-5. IEEE, (2019)A 0.5V, 6.2μW, 0.059mm2 Sinusoidal Current Generator IC with 0.088% THD for Bio-Impedance Sensing., , , und . CoRR, (2024)4.6 A1.93TOPS/W scalable deep learning/inference processor with tetra-parallel MIMD architecture for big-data applications., , , , , und . ISSCC, Seite 1-3. IEEE, (2015)Low-Power Convolutional Neural Network Processor for a Face-Recognition System., , , und . IEEE Micro, 37 (6): 30-38 (2017)CNNP-v2: An Energy Efficient Memory-Centric Convolutional Neural Network Processor Architecture., , , und . AICAS, Seite 38-41. IEEE, (2019)CNNP-v2: A Memory-Centric Architecture for Low-Power CNN Processor on Domain-Specific Mobile Devices., , , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 9 (4): 598-611 (2019)