( en | de | ru )

 

Disambiguierung von "Burg, Andreas Peter"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
On the statistical memory architecture exploration and optimization.

, , , , und . DATE, Seite 543-548. ACM, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Andreas Burg

Peter Burg

Peter Burg

Peter Burg

Peter Burg

 

Weitere Publikationen von Autoren mit dem selben Namen

A multi-Gbps unrolled hardware list decoder for a systematic polar code., , , , , und . ACSSC, Seite 1194-1198. IEEE, (2016)Approximate computing for unreliable silicon.. DTIS, Seite 1. IEEE, (2016)Statistical fault injection for impact-evaluation of timing errors on application performance., , , , und . DAC, Seite 13:1-13:6. ACM, (2016)Fast Sequence Repetition Node-Based Successive Cancellation List Decoding for Polar Codes., , , , , , und . ICC, Seite 116-122. IEEE, (2022)Synthesis strategies for sub-VT systems., , , , und . ECCTD, Seite 552-555. IEEE, (2011)A Wireless Body Sensor Network for Activity Monitoring with Low Transmission Overhead., , , , und . EUC, Seite 265-272. IEEE Computer Society, (2014)ASIC implementation of a MIMO-OFDM transceiver for 192 Mbps WLANs., , , , , , und . ESSCIRC, Seite 215-218. IEEE, (2005)Random sampling ADC for sparse spectrum sensing., , und . EUSIPCO, Seite 1200-1204. IEEE, (2011)VLSI implementation of pipelined sphere decoding with early termination., , und . EUSIPCO, Seite 1-5. IEEE, (2006)Two-port low-power gain-cell storage array: Voltage scaling and retention time., , und . ISCAS, Seite 2469-2472. IEEE, (2012)