( en | de | ru )

 

Disambiguierung von "Agrawal, Vishwani D."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Optimizing Logic Design Using Boolean Transforms.

, , und . VLSI Design, Seite 218-221. IEEE Computer Society, (1998)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Deepashri Agrawal

Mukesh Agrawal

Mudit Agrawal

Hemant Agrawal

Milan Agrawal

 

Weitere Publikationen von Autoren mit dem selben Namen

Design of mixed-signal systems for testability.. Integr., 26 (1-2): 141-150 (1998)A rated-clock test method for path delay faults., , und . IEEE Trans. Very Large Scale Integr. Syst., 6 (2): 323-331 (1998)1995 Asian Test Symposium carves a niche.. IEEE Des. Test Comput., 13 (2): 3- (1996)Ultra Low Energy CMOS Logic Using Below-Threshold Dual-Voltage Supply., und . J. Low Power Electron., 7 (4): 460-470 (2011)Power-Aware Optimization of SoC Test Schedules Using Voltage and Frequency Scaling., , und . J. Electron. Test., 33 (2): 171-187 (2017)Editorial.. J. Electron. Test., 14 (3): 187-188 (1999)Data-Driven DPPM Estimation and Adaptive Fault Coverage Calibration Using MATLAB®., und . J. Electron. Test., 28 (6): 869-875 (2012)Editorial.. J. Electron. Test., 29 (2): 121 (2013)Editorial.. J. Electron. Test., 30 (6): 637-638 (2014)A Novel Wafer Manipulation Method for Yield Improvement and Cost Reduction of 3D Wafer-on-Wafer Stacked ICs., und . J. Electron. Test., 30 (1): 57-75 (2014)