( en | de | ru )

 

Disambiguierung von "Nazar, Gabriel L."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Adaptive Low-Power Architecture for High-Performance and Reliable Embedded Computing.

, , , , und . DSN, Seite 538-549. IEEE Computer Society, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Nazar Mazurak

Gabriel D L Machado

Nazar Janipour

Nazar Pidlypnyi

Zahir Nazary

 

Weitere Publikationen von Autoren mit dem selben Namen

ACQuA: A Parallel Accelerator Architecture for Pure Functional Programs., , , und . ISVLSI, Seite 346-351. IEEE, (2020)High-level synthesis of throughput-optimized and energy-efficient approximate designs., und . CF, Seite 221-224. ACM, (2020)Exploring redundancy granularities to repair real-time FPGA-based systems., , und . Microprocess. Microsystems, (2017)Accelerated FPGA repair through shifted scrubbing., , und . FPL, Seite 1-6. IEEE, (2013)A Knapsack Methodology for Hardware-based DMR Protection against Soft Errors in Superscalar Out-of-Order Processors., , , , , , und . VLSI-SoC, Seite 287-292. IEEE, (2019)Firefly: An Open-source Rocket-based Intermittent Framework., , , , , , , , , und . SBCCI, Seite 1-6. IEEE, (2020)A Machine Learning Approach for Reliability-Aware Application Mapping for Heterogeneous Multicores., , , und . DAC, Seite 1-6. IEEE, (2020)Improving performance in VLIW soft-core processors through software-controlled scratchpads., , und . SAMOS, Seite 172-179. IEEE, (2016)High-Level Synthesis of Approximate Designs under Real-Time Constraints., und . ACM Trans. Embed. Comput. Syst., 18 (5s): 59:1-59:21 (2019)SNAP: Selective NTV Heterogeneous Architectures for Power-Efficient Edge Computing., , und . DSD, Seite 357-364. IEEE, (2022)