( en | de | ru )

 

Disambiguierung von "Gulak, P. Glenn"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Towards a VLSI Architecture for Interpolation-Based Soft-Decision Reed-Solomon Decoders.

, , , und . VLSI Signal Processing, 39 (1-2): 93-111 (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Samet Gülak

Andreas Glennemeier

Eduardo Glenn Calvo

Alexandra Gulake-Butyra

Glenn Lurman

 

Weitere Publikationen von Autoren mit dem selben Namen

A robust RAM-THP architecture for downlink multiuser MISO transmission with user scheduling., und . SiPS, Seite 334-339. IEEE, (2011)Architectural Advances in the VLSI Implementation of Arithmetic Coding for Binary Image Compression., , und . Data Compression Conference, Seite 254-263. IEEE Computer Society, (1994)Multicast contention resolution with single-cycle windowing using content addressable FIFO's., und . IEEE/ACM Trans. Netw., 4 (5): 731-742 (1996)(lambda, T) Complexity Measures for VLSI Computations in Constant Chip Area., , , und . IEEE Trans. Computers, 36 (1): 112-117 (1987)An efficient architecture for distributed resampling for high-speed particle filtering., und . ISCAS, IEEE, (2006)Single-filter multi-color CMOS fluorescent contact sensing microsystem., , , , und . ISCAS, Seite 2393-2396. IEEE, (2012)Rapid Detection of E. coli Bacteria Using Potassium-Sensitive FETs in CMOS., , und . IEEE Trans. Biomed. Circuits Syst., 7 (5): 621-630 (2013)A joint gate sizing and buffer insertion method for optimizing delay and power in CMOS and BiCMOS combinational logic., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 17 (5): 419-434 (1998)A Low-Latency Low-Power QR-Decomposition ASIC Implementation in 0.13 µm CMOS., , und . IEEE Trans. Circuits Syst. I Regul. Pap., 60-I (2): 327-340 (2013)Reduced complexity symbol detectors with parallel structure for ISI channels., , und . IEEE Trans. Commun., 42 (234): 1661-1671 (1994)