( en | de | ru )

 

Disambiguierung von "Chang, Leland"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Session 23 overview: DRAM, MRAM & DRAM interfaces.

, , und . ISSCC, Seite 386-387. IEEE, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Leland Myer

Eric Leland Saak

Fu-Chang Chang

Paul Leland Hammer

Sheng-Chia Chang

William Ockham's view on human capability. Uni Frankfurt Main, (2009)
 

Weitere Publikationen von Autoren mit dem selben Namen

Session 20 overview: Flash-memory solutions: Memory subcommittee., , und . ISSCC, Seite 334-335. IEEE, (2018)Session 12 overview: DRAM: Memory subcommittee., , und . ISSCC, Seite 202-203. IEEE, (2018)A fully-integrated 40-phase flying-capacitance-dithered switched-capacitor voltage regulator with 6mV output ripple., , , , , , , und . VLSIC, Seite 336-. IEEE, (2015)Near-threshold operation for power-efficient computing?: it depends..., und . DAC, Seite 1159-1163. ACM, (2012)Session 12 overview: SRAM., , und . ISSCC, Seite 204-205. IEEE, (2017)Session 11 overview: Nonvolatile memory solutions., , und . ISSCC, Seite 194-195. IEEE, (2017)Deep Compression of Pre-trained Transformer Models., , , , , , , und . NeurIPS, (2022)A Scalable Multi- TeraOPS Deep Learning Processor Core for AI Trainina and Inference., , , , , , , , , und 21 andere Autor(en). VLSI Circuits, Seite 35-36. IEEE, (2018)Performance-driven Programming of Multi-TFLOP Deep Learning Accelerators., , , , und . IISWC, Seite 257-262. IEEE, (2019)A 4R2W register file for a 2.3GHz wire-speed POWER™ processor with double-pumped write operation., , , , , , , , , und 4 andere Autor(en). ISSCC, Seite 256-258. IEEE, (2011)