( en | de | ru )

 

Disambiguierung von "Jha, Niraj K."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
In-network coherence filtering: snoopy coherence without broadcasts.

, , und . MICRO, Seite 232-243. ACM, (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Deepti Jha

Development of a new cell penetrating peptide: design, synthesis and applications = Entwicklung eines neuen zell-penetrierenden Peptids. Uni Tübingen, (2009)

Niraj Upadhayaya

Vandana Jha

Abhinand Jha

Susmit Jha

 

Weitere Publikationen von Autoren mit dem selben Namen

Detection of multiple input bridging and stuck-on faults in CMOS logic circuits using current monitoring., und . EURO-DAC, Seite 350-354. IEEE Computer Society, (1990)Automatic Test Generation for Combinational Threshold Logic Networks., , und . IEEE Trans. Very Large Scale Integr. Syst., 16 (8): 1035-1045 (2008)Using a Device State Library to Boost the Performance of TCAD Mixed-Mode Simulation., und . IEEE Trans. Very Large Scale Integr. Syst., 25 (9): 2616-2624 (2017)Editorial.. IEEE Trans. Very Large Scale Integr. Syst., 15 (3): 249-261 (2007)FinPrin: FinFET Logic Circuit Analysis and Optimization Under PVT Variations., und . IEEE Trans. Very Large Scale Integr. Syst., 22 (12): 2462-2475 (2014)TAO: regular expression-based register-transfer level testability analysis and optimization., , und . IEEE Trans. Very Large Scale Integr. Syst., 9 (6): 824-832 (2001)FTQLS: Fault-Tolerant Quantum Logic Synthesis., , und . IEEE Trans. Very Large Scale Integr. Syst., 22 (6): 1350-1363 (2014)Fully Dynamic Inference with Deep Neural Networks., , , und . CoRR, (2020)Analytical Modeling of the SMART NoC., und . IEEE Trans. Multi Scale Comput. Syst., 3 (4): 242-254 (2017)A Monolithic 3D Hybrid Architecture for Energy-Efficient Computation., und . IEEE Trans. Multi Scale Comput. Syst., 4 (4): 533-547 (2018)