( en | de | ru )

 

Disambiguierung von "Butzen, Paulo F."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
The Impact of Logic Gates Susceptibility in Overall Circuit Reliability Analysis.

, , , , und . ISCAS, Seite 1610-1614. IEEE, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Andrea Butzen

Milan Paulovic

Reiner Butzen

Reiner Butzen

Reiner Butzen

 

Weitere Publikationen von Autoren mit dem selben Namen

Optimizing machine learning logic circuits with constant signal propagation., , , und . Integr., (2022)BTI, HCI and TDDB aging impact in flip-flops., , , und . Microelectron. Reliab., 53 (9-11): 1355-1359 (2013)Evaluation of Digital Circuit Design by Combining Two - and Multi-Level Approximate Logic Synthesis., , , und . ISVLSI, Seite 1-6. IEEE, (2023)Soft Error Sensibility Window at FinFET DICE SRAM., , , und . LASCAS, Seite 1-4. IEEE, (2021)A Novel SPICE Model of Memristive Devices with Threshold Current Based Control., und . SBCCI, Seite 1-6. IEEE, (2018)Simple and accurate method for fast static currentestimation in cmos complex gates with interaction ofleakage mechanisms., , , , , und . ACM Great Lakes Symposium on VLSI, Seite 407-410. ACM, (2008)Reliability analysis of majority voters under permanent faults., , und . LATS, Seite 180. IEEE, (2016)Exploring BDDs to reduce test pattern set., , und . LATS, Seite 1-4. IEEE, (2017)A Two-Level Approximate Logic Synthesis Combining Cube Insertion and Removal., , , , und . CoRR, (2021)Leakage Analysis Considering the Effect of Inter-Cell Wire Resistance for Nanoscaled CMOS Circuits., , , und . J. Low Power Electron., 6 (1): 192-200 (2010)