( en | de | ru )

 

Disambiguierung von "Wong, Martin D. F."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Length-Matching Routing Algorithm for High-Performance Printed Circuit Boards.

, und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 25 (12): 2784-2794 (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Alexander D F Lahmann

Blaise F D Bourgeois

Walter Wong

Martin F Almstetter

Martin F Polaschek

 

Weitere Publikationen von Autoren mit dem selben Namen

Simultaneous Buffer-sizing and Wire-sizing for Clock Trees Based on Lagrangian Relaxation., , , und . VLSI Design, 15 (3): 587-594 (2002)Floorplan Design for Multimillion Gate FPGAs., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 25 (12): 2795-2805 (2006)On minimizing the number of L-shaped channels in building-block layout VLSI., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 12 (6): 757-769 (1993)Channel/switchbox definition for VLSI building-block layout., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 10 (12): 1485-1493 (1991)A new approach to three- or four-layer channel routing., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 7 (10): 1094-1104 (1988)A Length-Matching Routing Algorithm for High-Performance Printed Circuit Boards., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 25 (12): 2784-2794 (2006)Timing-driven routing for FPGAs based on Lagrangian relaxation., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 22 (4): 506-510 (2003)Performance-driven channel pin assignment algorithms., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 14 (7): 849-857 (1995)Placement-Proximity-Based Voltage Island Grouping Under Performance Requirement., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 26 (7): 1256-1269 (2007)Matching-based algorithm for FPGA channel segmentation design., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 20 (6): 784-791 (2001)