( en | de | ru )

 

Disambiguierung von "Sano, Kentaro"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
FPGA-based tsunami simulation: Performance comparison with GPUs, and roofline model for scalability analysis.

, , , und . J. Parallel Distributed Comput., (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Kentaro Harada

Kentaro Kusumi

Kentaro Azuma

Kazuhiko Sano

Shigeo Sano

 

Weitere Publikationen von Autoren mit dem selben Namen

Multi-sensor location estimation for illegal cell-phone use in real-life indoor environment., , , , , , , und . ICCS, Seite 80-84. IEEE, (2012)Scalability analysis of tightly-coupled FPGA-cluster for lattice Boltzmann computation., , und . FPL, Seite 120-127. IEEE, (2012)Evaluating power and energy consumption of FPGA-based custom computing machines for scientific floating-point computation., , , und . FPT, Seite 301-304. IEEE, (2008)Hardware Support for Concurrent Execution of Loops Containing Loop-carried Data Dependences., , und . IASTED PDCS, Seite 718-723. IASTED/ACTA Press, (2002)FPGA-Based Scalable and Power-Efficient Fluid Simulation using Floating-Point DSP Blocks., und . IEEE Trans. Parallel Distributed Syst., 28 (10): 2823-2837 (2017)Extending High-Level Synthesis with High-Performance Computing Performance Visualization., , , , und . CLUSTER, Seite 371-380. IEEE, (2020)FPGA-based tsunami simulation: Performance comparison with GPUs, and roofline model for scalability analysis., , , und . J. Parallel Distributed Comput., (2017)Bandwidth Compression of Floating-Point Numerical Data Streams for FPGA-Based High-Performance Computing., , und . ACM Trans. Reconfigurable Technol. Syst., 10 (3): 18:1-18:22 (2017)Experimental Survey of FPGA-Based Monolithic Switches and a Novel Queue Balancer., , , und . IEEE Trans. Parallel Distributed Syst., 34 (5): 1621-1634 (Mai 2023)The Cost of Flexibility: Embedded versus Discrete Routers in CGRAs for HPC., , , , , und . CLUSTER, Seite 347-356. IEEE, (2022)