( en | de | ru )

 

Disambiguierung von "Leenstra, Jens"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
BIST Power Reduction Using Scan-Chain Disable in the Cell Processor.

, , , und . ITC, Seite 1-8. IEEE Computer Society, (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Constanze Jenschke

Meiko Jensen

Bernd Jenssen

Fritz Jensen

Helmut Jensen

 

Weitere Publikationen von Autoren mit dem selben Namen

Scan chain clustering for test power reduction., , , , , und . DAC, Seite 828-833. ACM, (2008)BIST Power Reduction Using Scan-Chain Disable in the Cell Processor., , , und . ITC, Seite 1-8. IEEE Computer Society, (2006)Microarchitecture and implementation of the synergistic processor in 65-nm and 90-nm SOI., , , , , , , , , und 19 andere Autor(en). IBM J. Res. Dev., 51 (5): 529-544 (2007)Issues in the test of artificial neural networks., , , und . ICCD, Seite 487-490. IEEE, (1989)Hierarchical test assembly for macro based VLSI design., und . ITC, Seite 520-529. IEEE Computer Society, (1990)Efficiency of Low Power Circuit Techniques in a 65 nm SOI-Process., , und . J. Low Power Electron., 3 (1): 54-59 (2007)A 1.8-GHz instruction window buffer for an out-of-order microprocessor core., , , , , und . IEEE J. Solid State Circuits, 36 (11): 1628-1635 (2001)On structured gate forest VLSI design., , , , und . Microprocessing and Microprogramming, 27 (1-5): 785-792 (1989)POWER7™, a Highly Parallel, Scalable Multi-Core High End Server Processor., , , , , , , , , und 14 andere Autor(en). IEEE J. Solid State Circuits, 46 (1): 145-161 (2011)Custom circuit design as a driver of microprocessor performance., , , , , , und . IBM J. Res. Dev., 44 (6): 799-822 (2000)