( en | de | ru )

 

Disambiguierung von "Guo, Jiun-In"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A multiple-lane vehicle tracking method for forward collision warning system applications.

, , , und . APSIPA, Seite 1061-1064. IEEE, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jia-Jiun Yan

Jiun-Hao Wang

Jiun-Shan Chen

Shann-Jiun Chang

Jiun-Hung Yu

 

Weitere Publikationen von Autoren mit dem selben Namen

Dynamic voltage domain assignment technique for low power performance manageable cell based design., , , und . ASP-DAC, Seite 359-360. IEEE, (2010)Dual-phase pipeline circuit design automation with a built-in performance adjusting mechanism., , , , und . ASP-DAC, Seite 85-86. IEEE, (2011)An Adaptive Cross-Window stereo camera Distance Estimation technology and its system implementation for multiple applications., , und . VLSI-DAT, Seite 1-4. IEEE, (2017)Low compute complexity BU-based rate control algorithm for H.264/AVC encoder., und . APCCAS, Seite 564-567. IEEE, (2010)Design and Realization of a New Signal Security System for Multimedia Data Transmission., , , und . EURASIP J. Adv. Signal Process., 2003 (13): 1291-1305 (2003)An efficient design for one-dimensional discrete Hartley transform using parallel additions.. IEEE Trans. Signal Process., 48 (10): 2806-2813 (2000)Real-Time 3D Depth Generation for Stereoscopic Video Applications with Thread-Level Superscalar-Pipeline Parallelization., , , und . J. Signal Process. Syst., 72 (1): 17-33 (2013)Recognizing Chinese Texts with 3D Convolutional Neural Network., , , und . ICIP, Seite 2120-2123. IEEE, (2019)A 3D hand tracking design for gesture control in complex environments., , und . VLSI-DAT, Seite 1-4. IEEE, (2015)A high-speed dual-phase processing pipelined domino circuit design with a built-in performance adjusting mechanism., und . VLSI-DAT, Seite 1-4. IEEE, (2012)