( en | de | ru )

 

Disambiguierung von "Morioka, Sumio"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Small and High-Speed Hardware Architectures for the 3GPP Standard Cipher KASUMI.

, und . ISC, Volume 2433 von Lecture Notes in Computer Science, Seite 48-62. Springer, (2002)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sumio Takeda

Nobuyuki Morioka

 

Weitere Publikationen von Autoren mit dem selben Namen

Small and High-Speed Hardware Architectures for the 3GPP Standard Cipher KASUMI., und . ISC, Volume 2433 von Lecture Notes in Computer Science, Seite 48-62. Springer, (2002)A Compact Rijndael Hardware Architecture with S-Box Optimization., , , und . ASIACRYPT, Volume 2248 von Lecture Notes in Computer Science, Seite 239-254. Springer, (2001)Flexible architecture optimization and ASIC implementation of group signature algorithm using a customized HLS methodology., , , , und . HOST, Seite 57-62. IEEE Computer Society, (2011)Efficient Error Correction Code Configurations for Quasi-Nonvolatile Data Retention by DRAMs., , und . DFT, Seite 201-. IEEE Computer Society, (2000)A High Throughput/Gate AES Hardware Architecture by Compressing Encryption and Decryption Datapaths - Toward Efficient CBC-Mode Implementation., , , und . CHES, Volume 9813 von Lecture Notes in Computer Science, Seite 538-558. Springer, (2016)Fault-Tolerant Refresh Power Reduction of DRAMs for Quasi-Nonvolatile Data Retention., , , und . DFT, Seite 311-318. IEEE Computer Society, (1999)A 10-Gbps full-AES crypto design with a twisted BDD S-Box architecture., und . IEEE Trans. Very Large Scale Integr. Syst., 12 (7): 686-691 (2004)Hierarchical Formal Verification Combining Algebraic Transformation with PPRM Expansion and Its Application to Masked Cryptographic Processors., , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 100-A (7): 1396-1408 (2017)Secure Communication via GNSS-based Key Synchronization., , und . WIPHAL, Volume 3434 von CEUR Workshop Proceedings, CEUR-WS.org, (2023)An Optimized S-Box Circuit Architecture for Low Power AES Design., und . CHES, Volume 2523 von Lecture Notes in Computer Science, Seite 172-186. Springer, (2002)