( en | de | ru )

 

Disambiguierung von "Kurose, Daisuke"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
1.2 V, 24 mW/ch, 10 bit, 80 MSample/s Pipelined A/D Converters.

, , , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 91-A (2): 454-460 (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Daisuke Yoshida

Daisuke Shibata

Daisuke Akimoto

Daisuke Shimizu

Daisuke Mashima

 

Weitere Publikationen von Autoren mit dem selben Namen

28.7 A 0.7V 12b 160MS/s 12.8fJ/conv-step pipelined-SAR ADC in 28nm CMOS with digital amplifier technique., , , , , , , , und . ISSCC, Seite 478-479. IEEE, (2017)Digital Amplifier: A Power-Efficient and Process-Scaling Amplifier for Switched Capacitor Circuits., , , , , , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 27 (11): 2575-2586 (2019)A Low-Power Low-Noise Clock Signal Generator for Next-Generation Mobile Wireless Terminals., , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 91-A (2): 557-560 (2008)A 1.2 V, 24 mW/ch, 10 bit, 80 MSample/s Pipelined A/D Converters., , , , und . CICC, Seite 501-504. IEEE, (2006)Capacitance Mismatch Evaluation for Low-power Pipeline ADC Design., , , und . IEICE Electron. Express, 1 (3): 63-68 (2004)55-mW, 1.2-V, 12-bit, 100-MSPS Pipeline ADCs for Wireless Receivers., , , , und . IEICE Trans. Electron., 91-C (6): 887-893 (2008)A 10-bit, 200-MSPS, 105-mW pipeline A-to-D converter., , , , und . IEICE Electron. Express, 2 (15): 429-433 (2005)A 20ch TDC/ADC hybrid SoC for 240×96-pixel 10%-reflection <0.125%-precision 200m-range imaging LiDAR with smart accumulation technique., , , , , , , , , und 17 andere Autor(en). ISSCC, Seite 92-94. IEEE, (2018)A -70dBm-sensitivity 522Mbps 0.19nJ/bit-TX 0.43nJ/bit-RX transceiver for TransferJet™ SoC in 65nm CMOS., , , , , , , , , und 8 andere Autor(en). VLSIC, Seite 74-75. IEEE, (2012)A power supply noise cancellation scheme for a 2.24-GHz 6-bit current-steering DAC., , , und . ISCAS, Seite 1151-1154. IEEE, (2014)