( en | de | ru )

 

Disambiguierung von "Große, Daniel"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Combining sequentialization-based verification of multi-threaded C programs with symbolic Partial Order Reduction.

, , , und . Int. J. Softw. Tools Technol. Transf., 21 (5): 545-565 (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Daniel Große

Frank Große

Christina Große

Christian Große

Jörn Große-Knetter

 

Weitere Publikationen von Autoren mit dem selben Namen

Functional Coverage-Driven Characterization of RF Amplifiers., , , , und . FDL, Seite 1-8. IEEE, (2019)RVX - A Tool for Concolic Testing of Embedded Binaries Targeting RISC-V Platforms., , und . ATVA, Volume 12302 von Lecture Notes in Computer Science, Seite 543-549. Springer, (2020)Approximate BDD Optimization with Prioritized ε-Preferred Evolutionary Algorithm., , , und . GECCO (Companion), Seite 79-80. ACM, (2016)From Requirements and Scenarios to ESL Design in SystemC., , und . ISED, Seite 183-187. IEEE, (2012)Combining sequentialization-based verification of multi-threaded C programs with symbolic Partial Order Reduction., , , und . Int. J. Softw. Tools Technol. Transf., 21 (5): 545-565 (2019)Towards Formal Verification of Plans for Cognition-Enabled Autonomous Robotic Agents., , , , und . DSD, Seite 129-136. IEEE, (2019)Formal verification of modular multipliers using symbolic computer algebra and boolean satisfiability., , , , und . DAC, Seite 1183-1188. ACM, (2022)Adaptive Simulation with Virtual Prototypes for RISC-V: Switching Between Fast and Accurate at Runtime., , , und . ICCD, Seite 312-315. IEEE, (2020)RevSCA: Using Reverse Engineering to Bring Light into Backward Rewriting for Big and Dirty Multipliers., , und . DAC, Seite 185. ACM, (2019)Formal Verification of SUBLEQ Microcode implementing the RV32I ISA., , und . FDL, Seite 1-8. IEEE, (2022)