( en | de | ru )

 

Disambiguierung von "Ayers, David"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 22 nm 15-Core Enterprise Xeon® Processor Family.

, , , , , , , , , und . IEEE J. Solid State Circuits, 50 (1): 35-48 (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Wahyudi David

Florian Bodo David

Jens-Ulrich Davids

Joachim David

Heinz David

 

Weitere Publikationen von Autoren mit dem selben Namen

Power reduction techniques for an 8-core xeon® processor., , , , , , , , , und . ESSCIRC, Seite 340-343. IEEE, (2009)Power Grid Planning for Microprocessors and SOCS., und . ISQED, Seite 352-356. IEEE Computer Society, (2005)A 45nm 8-core enterprise Xeon® processor., , , , , , , , und . ISSCC, Seite 56-57. IEEE, (2009)Microarchitectural dI/dt Control., , und . IEEE Des. Test Comput., 20 (3): 40-47 (2003)A 65-nm Dual-Core Multithreaded Xeon® Processor With 16-MB L3 Cache., , , , , , , , , und 2 andere Autor(en). IEEE J. Solid State Circuits, 42 (1): 17-25 (2007)A 45 nm 8-Core Enterprise Xeon¯ Processor., , , , , , , , , und . IEEE J. Solid State Circuits, 45 (1): 7-14 (2010)Ein Büro ohne GAFAM? Nachhaltige Infrastrukturen als Corporate Digital Responsibility, , , , , , und . Shaping Digital Transformation for a Sustainable Society. Contributions from Bits & Bäume, Technische Universität Berlin, Berlin, (2023)Microarchitectural Simulation and Control of di/dt-induced Power Supply Voltage Variation., , und . HPCA, Seite 7-16. IEEE Computer Society, (2002)A 22 nm 15-Core Enterprise Xeon® Processor Family., , , , , , , , , und . IEEE J. Solid State Circuits, 50 (1): 35-48 (2015)A Dual-Core Multi-Threaded Xeon Processor with 16MB L3 Cache., , , , und . ISSCC, Seite 315-324. IEEE, (2006)