( en | de | ru )

 

Disambiguierung von "Potluri, Seetal"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Towards AI-Enabled Hardware Security: Challenges and Opportunities.

, , , , , , und . IOLTS, Seite 1-10. IEEE, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Potluri, Seetal
Eine Person hinzufügen mit dem Namen Potluri, Seetal
 

Weitere Publikationen von Autoren mit dem selben Namen

DeePar-SCA: Breaking Parallel Architectures of Lattice Cryptography via Learning Based Side-Channel Attacks., , , , und . SAMOS, Volume 12471 von Lecture Notes in Computer Science, Seite 262-280. Springer, (2020)Synthesis of on-chip control circuits for mVLSI biochips., , , , und . DATE, Seite 1799-1804. IEEE, (2017)Efficacy of Satisfiability-Based Attacks in the Presence of Circuit Reverse-Engineering Errors., , und . ISCAS, Seite 1-5. IEEE, (2020)Security of Microfluidic Biochip: Practical Attacks and Countermeasures., , und . ACM Trans. Design Autom. Electr. Syst., 25 (3): 27:1-27:29 (2020)SeqL+: Secure Scan-Obfuscation with Theoretical and Empirical Validation., , , , und . IACR Cryptol. ePrint Arch., (2021)Scalable Scan-Chain-Based Extraction of Neural Network Models., , und . DATE, Seite 1-6. IEEE, (2023)BioChipWork: Reverse Engineering of Microfluidic Biochips., , und . ICCD, Seite 9-16. IEEE Computer Society, (2017)LPScan: An algorithm for supply scaling and switching activity minimization during test., , , und . ICCD, Seite 463-466. IEEE Computer Society, (2013)DP-fill: a dynamic programming approach to X-filling for minimizing peak test power in scan tests., , , , und . DATE, Seite 836-841. ACM, (2015)2Deep: Enhancing Side-Channel Attacks on Lattice-Based Key-Exchange via 2-D Deep Learning., , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 40 (6): 1217-1229 (2021)