( en | de | ru )

 

Disambiguierung von "Ito, Hideo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Delay Measurement Technique Using Signature Registers.

, , , , und . Asian Test Symposium, Seite 157-162. IEEE Computer Society, (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hideo Baba

Nobutaka Ito

Takao Ito

Akio Ito

Hisao Ito

 

Weitere Publikationen von Autoren mit dem selben Namen

Fault Tolerant Design Using Error Correcting Code for Multilayer Neural Networks., und . DFT, Seite 177-184. IEEE Computer Society, (1994)Proposal of Testable Multi-Context FPGA Architecture., und . IEICE Trans. Inf. Syst., 89-D (5): 1687-1693 (2006)Design for Delay Fault Testability of 2-Rail Logic Circuits., , und . IEICE Trans. Inf. Syst., 92-D (2): 336-341 (2009)Design for Delay Fault Testability of Dual Circuits Using Master and Slave Scan Paths., , und . IEICE Trans. Inf. Syst., 92-D (3): 433-442 (2009)X-Tolerant Test Data Compression for SOC with Enhanced Diagnosis Capability., und . IEICE Trans. Inf. Syst., 88-D (7): 1662-1670 (2005)Deterministic Delay Fault BIST Using Adjacency Test Pattern Generation., und . IEICE Trans. Inf. Syst., 88-D (9): 2135-2142 (2005)Redundant Design for Wallace Multiplier., und . IEICE Trans. Inf. Syst., 89-D (9): 2512-2524 (2006)A Checkpointing Method with Small Checkpoint Latency., , und . IEICE Trans. Inf. Syst., 91-D (3): 857-861 (2008)Scan FF Reordering for Test Volume Reduction in Chiba-scan Architecture., , und . IPSJ Trans. Syst. LSI Des. Methodol., (2011)Chiba Scan Delay Fault Testing with Short Test Application Time., und . J. Electron. Test., 26 (6): 667-677 (2010)