( en | de | ru )

 

Disambiguierung von "Pratas, Frederico"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Monitoring Performance and Power for Application Characterization with the Cache-Aware Roofline Model.

, , , , , und . PPAM (1), Volume 8384 von Lecture Notes in Computer Science, Seite 747-760. Springer, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Frederico Engel

Frederico Zbinden

Frederico Leone

Frederico Figueiredo

Frederico Ozanam Papa

 

Weitere Publikationen von Autoren mit dem selben Namen

High-Performance Computing on Heterogeneous Systems: Database Queries on CPU and GPU., , , und . High Performance Computing Workshop, Volume 20 von Advances in Parallel Computing, Seite 202-222. IOS Press, (2010)Reconfigurable data flow engine for HEVC motion estimation., , , und . ICIP, Seite 1223-1227. IEEE, (2014)Cache-aware Roofline model: Upgrading the loft., , und . IEEE Comput. Archit. Lett., 13 (1): 21-24 (2014)Application Acceleration with the Cell Broadband Engine., , , , und . Comput. Sci. Eng., 12 (1): 76-81 (2010)HotStream: Efficient Data Streaming of Complex Patterns to Multiple Accelerating Kernels., , , , und . SBAC-PAD, Seite 17-24. IEEE Computer Society, (2013)Virtualization for Morphable Multi-Cores., , , und . ARCS Workshops, VDE-Verlag, (2011)MrBayes sMC3., , , und . Int. J. High Perform. Comput. Appl., 32 (2): 246-265 (2018)Efficient parallelization of perturbative Monte Carlo QM/MM simulations in heterogeneous platforms., , , , , und . Int. J. High Perform. Comput. Appl., 31 (6): 499-516 (2017)Beyond the Roofline: Cache-Aware Power and Energy-Efficiency Modeling for Multi-Cores., , und . IEEE Trans. Computers, 66 (1): 52-58 (2017)Open the Gates: Using High-level Synthesis towards programmable LDPC decoders on FPGAs., , , , und . GlobalSIP, Seite 1274-1277. IEEE, (2013)