( en | de | ru )

 

Disambiguierung von "Fujimoto, Yoshihisa"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Herman Rings of Blaschke Products of Degree 3.

. Int. J. Bifurc. Chaos, 19 (1): 445-451 (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Naho Fujimoto

 

Weitere Publikationen von Autoren mit dem selben Namen

A low-power switched-capacitor variable gain amplifier., , , , , und . IEEE J. Solid State Circuits, 39 (7): 1213-1216 (2004)A 18 mW CT ΔΣ modulator with 25 MHz bandwidth for next generation wireless applications., , , , , , und . CICC, Seite 73-76. IEEE, (2007)A delta-sigma modulator for a 1-bit digital switching amplifier., , und . IEEE J. Solid State Circuits, 40 (9): 1865-1871 (2005)Herman Rings of Blaschke Products of Degree 3.. Int. J. Bifurc. Chaos, 19 (1): 445-451 (2009)A 2-V 3.7-mW delay locked-loop using recycling integrator correlators for a 5-Mcps DS-CDMA demodulator., , , , und . CICC, Seite 35-38. IEEE, (2000)A delta-sigma modulator for 1-bit digital switching amplifier audio power amplifier., , , und . CICC, Seite 177-180. IEEE, (2004)CDMA functional blocks using recycling integrator correlators-matched filters and delay-locked loops., , , , , , , , , und 1 andere Autor(en). IEEE J. Solid State Circuits, 36 (3): 385-397 (2001)A 100 MS/s 4 MHz Bandwidth 70 dB SNR ΔΣ ADC in 90 nm CMOS., , , und . IEEE J. Solid State Circuits, 44 (6): 1697-1708 (2009)A highly linear CMOS buffer circuit with an adjustable output impedance., , und . CICC, Seite 685-688. IEEE, (2003)A 100-MS/s 4-MHz Bandwidth 77.3-dB SNDR ΔΣ ADC with a Triple Sampling Technique., , , und . CICC, Seite 53-56. IEEE, (2006)