( en | de | ru )

 

Disambiguierung von "Bertacco, Valeria"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Verification through the principle of least astonishment.

, und . ICCAD, Seite 860-867. ACM, (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Valeria Merlo

Valeria Sordi

Valeria Mospanova

Valeria Tano

Valeria Malieva

 

Weitere Publikationen von Autoren mit dem selben Namen

SAGA: SystemC acceleration on GPU architectures., , , und . DAC, Seite 115-120. ACM, (2012)Microarchitectural power modeling techniques for deep sub-micron microprocessors., , , , und . ISLPED, Seite 212-217. ACM, (2004)Depth-driven verification of simultaneous interfaces., , und . ASP-DAC, Seite 442-447. IEEE, (2006)Post-silicon debugging for multi-core designs.. ASP-DAC, Seite 255-258. IEEE, (2010)STACCATO: disjoint support decompositions from BDDs through symbolic kernels., und . ASP-DAC, Seite 276-279. ACM Press, (2005)Machine learning-based anomaly detection for post-silicon bug diagnosis., , , und . DATE, Seite 491-496. EDA Consortium San Jose, CA, USA / ACM DL, (2013)High-radix on-chip networks with low-radix routers., , und . ICCAD, Seite 289-294. IEEE, (2014)PowerRanger: Assessing circuit vulnerability to power attacks using SAT-based static analysis., und . HLDVT, Seite 54-59. IEEE Computer Society, (2009)ArChiVED: Architectural checking via event digests for high performance validation., , , , und . DATE, Seite 1-6. European Design and Automation Association, (2014)Using Field-Repairable Control Logic to Correct Design Errors in Microprocessors., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 27 (2): 380-393 (2008)