( en | de | ru )

 

Disambiguierung von "Murray, Kevin E."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
HETRIS: Adaptive floorplanning for heterogeneous FPGAs.

, und . FPT, Seite 88-95. IEEE, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Alexander Ali Kevin

Kathleen Murray

Merit Murray

Konstanze Murray

Bernd Murray

 

Weitere Publikationen von Autoren mit dem selben Namen

Respect the Difference: Reinforcement Learning for Heterogeneous FPGA Placement., , , , und . ICFPT, Seite 152-160. IEEE, (2023)Quantifying error: Extending static timing analysis with probabilistic transitions., , , und . DATE, Seite 1486-1491. IEEE, (2017)Timing-Driven Titan: Enabling Large Benchmarks and Exploring the Gap between Academic and Commercial CAD., , , , und . ACM Trans. Reconfigurable Technol. Syst., 8 (2): 10:1-10:18 (2015)Calculated Risks: Quantifying Timing Error Probability With Extended Static Timing Analysis., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 38 (4): 719-732 (2019)VTR 8: High-performance CAD and Customizable FPGA Architecture Modelling., , , , , , , , , und 5 andere Autor(en). ACM Trans. Reconfigurable Technol. Syst., 13 (2): 9:1-9:55 (2020)Learn to Place: FPGA Placement Using Reinforcement Learning and Directed Moves., , und . FPT, Seite 85-93. IEEE, (2020)Tatum: Parallel Timing Analysis for Faster Design Cycles and Improved Optimization., und . FPT, Seite 110-117. IEEE, (2018)RLPlace: Using Reinforcement Learning and Smart Perturbations to Optimize FPGA Placement., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 41 (8): 2532-2545 (2022)HETRIS: Adaptive floorplanning for heterogeneous FPGAs., und . FPT, Seite 88-95. IEEE, (2015)Quantifying the cost and benefit of latency insensitive communication on FPGAs., und . FPGA, Seite 223-232. ACM, (2014)