Autor der Publikation

A Reusable Characterization of the Memory System Behavior of SPEC2017 and SPEC2006.

, , und . ACM Trans. Archit. Code Optim., 18 (2): 24:1-24:20 (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

StatTask: reuse distance analysis for task-based applications., , und . RAPIDO@HiPEAC, Seite 1:1-1:7. ACM, (2015)An Energy-Efficient Processor Architecture for Embedded Systems., , , , und . IEEE Comput. Archit. Lett., 7 (1): 29-32 (2008)Delay and Bypass: Ready and Criticality Aware Instruction Scheduling in Out-of-Order Processors., , , und . HPCA, Seite 424-434. IEEE, (2020)Register pointer architecture for efficient embedded processors., , , , , und . DATE, Seite 600-605. EDA Consortium, San Jose, CA, USA, (2007)TaskInsight: Understanding Task Schedules Effects on Memory and Performance., , , und . PMAM@PPoPP, Seite 11-20. ACM, (2017)Modeling and optimizing NUMA effects and prefetching with machine learning., , , , , und . ICS, Seite 34:1-34:13. ACM, (2020)Every walk's a hit: making page walks single-access cache hits., , , und . ASPLOS, Seite 128-141. ACM, (2022)Understanding the interplay between task scheduling, memory and performance., , und . SPLASH (Companion Volume), Seite 21-23. ACM, (2017)Maximizing Limited Resources: a Limit-Based Study and Taxonomy of Out-of-Order Commit., , , und . J. Signal Process. Syst., 91 (3-4): 379-397 (2019)AREP: Adaptive Resource Efficient Prefetching for Maximizing Multicore Performance., , , , und . PACT, Seite 367-378. IEEE Computer Society, (2015)