( en | de | ru )

 

Disambiguierung von "Kinoshita, Kozo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Fault Simulation Method for Crosstalk Faults in Clock-Delayed Domino CMOS Circuits.

, , , , und . DELTA, Seite 92-98. IEEE Computer Society, (2002)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Kozo Yabuta

Asako Kinoshita

Kozo Kosugi

Asako Kinoshita

Yvette Kozova-Razanantoanina

 

Weitere Publikationen von Autoren mit dem selben Namen

A Novel ATPG Method for Capture Power Reduction during Scan Testing., , , , , , und . IEICE Trans. Inf. Syst., 90-D (9): 1398-1405 (2007)Removal of Redundancy in Logic Circuits under Classification of Undetectable Faults., , und . FTCS, Seite 263-270. IEEE Computer Society, (1992)Design of testing circuit and test generation for built-in current testing., , und . Syst. Comput. Jpn., 24 (5): 73-82 (1993)Cascade Realization of 3-Input 3-Output Conservative Logic Circuits., und . IEEE Trans. Computers, 27 (3): 214-221 (1978)Design of High-Level Test Language for Digital LSI., , und . ITC, Seite 508-513. IEEE Computer Society, (1983)Resynthesis for sequential circuits designed with a specified initial state., , und . VTS, Seite 152-157. IEEE Computer Society, (1995)On Test Generation with A Limited Number of Tests., , und . Great Lakes Symposium on VLSI, Seite 12-15. IEEE Computer Society, (1999)Partially Parallel Scan Chain for Test Length Reduction by Using Retiming Technique., , und . Asian Test Symposium, Seite 94-99. IEEE Computer Society, (1996)Procedure to Overcome the Byzantine General's Problem for Bridging Faults in CMOS Circuits., , und . Asian Test Symposium, Seite 121-126. IEEE Computer Society, (1999)An Algorithmic Test Generation Method for Crosstalk Faults in Synchronous Sequential Circuits., , und . Asian Test Symposium, Seite 22-. IEEE Computer Society, (1997)