( en | de | ru )

 

Disambiguierung von "Venkatesan, Rangharajan"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
DyReCTape: a <u>dy</u>namically <u>re</u>configurable <u>c</u>ache using domain wall memory <u>tape</u>s.

, , , , , und . DATE, Seite 181-186. ACM, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Venkatesan Guruswami

Chandrasekara Venkatesan

Radhika Venkatesan

Aravind Venkatesan

Venkatesan Guruswami

 

Weitere Publikationen von Autoren mit dem selben Namen

Enabling and Accelerating Dynamic Vision Transformer Inference for Real-Time Applications., , , , und . CoRR, (2022)A 17-95.6 TOPS/W Deep Learning Inference Accelerator with Per-Vector Scaled 4-bit Quantization for Transformers in 5nm., , , , , , , und . VLSI Technology and Circuits, Seite 16-17. IEEE, (2022)STAxCache: An approximate, energy efficient STT-MRAM cache., , , , , und . DATE, Seite 356-361. IEEE, (2017)Reading spin-torque memory with spin-torque sensors., , , , und . NANOARCH, Seite 40-41. IEEE Computer Society, (2013)A 0.11 PJ/OP, 0.32-128 Tops, Scalable Multi-Chip-Module-Based Deep Neural Network Accelerator Designed with A High-Productivity vlsi Methodology., , , , , , , , , und 7 andere Autor(en). Hot Chips Symposium, Seite 1-24. IEEE, (2019)VS-Quant: Per-vector Scaled Quantization for Accurate Low-Precision Neural Network Inference., , , , , und . MLSys, mlsys.org, (2021)Cache Design with Domain Wall Memory., , , , , , und . IEEE Trans. Computers, 65 (4): 1010-1024 (2016)A 95.6-TOPS/W Deep Learning Inference Accelerator With Per-Vector Scaled 4-bit Quantization in 5 nm., , , , , , , , und . IEEE J. Solid State Circuits, 58 (4): 1129-1141 (2023)Timeloop: A Systematic Approach to DNN Accelerator Evaluation., , , , , , , , , und . ISPASS, Seite 304-315. IEEE, (2019)Spin-Transfer Torque Memories: Devices, Circuits, and Systems., , , , , und . Proc. IEEE, 104 (7): 1449-1488 (2016)