Autor der Publikation

Top-Down Design of a Low-Power Multi-Channel 2.5-Gbit/s/Channel Gated Oscillator Clock-Recovery Circuit.

, , , und . DATE, Seite 258-263. IEEE Computer Society, (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A Controllable KVCO Ring VCO Topology., und . MWSCAS, Seite 732-736. IEEE, (2021)Improving the Power-Delay Performance in Subthreshold Source-Coupled Logic Circuits., , , und . PATMOS, Volume 5349 von Lecture Notes in Computer Science, Seite 21-30. Springer, (2008)A low-power, multichannel gated oscillator-based CDR for short-haul applications., , , und . ISLPED, Seite 107-110. ACM, (2005)A multichannel 3.5mW/Gbps/channel gated oscillator based CDR in a 0.18μm digital CMOS technology., , , und . ESSCIRC, Seite 193-196. IEEE, (2005)A Power Optimized Base-Band Circuitry for the Low-IF Receivers., , und . ISCAS, Seite 1693-1696. IEEE, (2007)A duty cycle control circuit for high speed applications., , und . ISCAS (1), Seite 781-784. IEEE, (2004)A 0.12-V 200-Hz-BW 10-Bit ADC Using Quad-Channel VCO and Interpolation Linearization., , , , , und . A-SSCC, Seite 1-3. IEEE, (2023)Design trade-offs in ultra-low-power CMOS and STSCL digital systems., und . ECCTD, Seite 544-547. IEEE, (2011)A 4×9 Gb/s 1 pJ/b NRZ/multi-tone serial-data transceiver with crosstalk reduction architecture for multi-drop memory interfaces in 40nm CMOS., , und . VLSIC, Seite 180-. IEEE, (2015)A 29 GHz Sub-Sampling PLL with 25.6-fs-rms RJ based on a Discrete-Time Integrating PD in 45nm RF SOI., , und . CICC, Seite 1-2. IEEE, (2024)