( en | de | ru )

 

Disambiguierung von "Reis, André Inácio"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A constructive approach for threshold logic circuit synthesis.

, , , und . ISCAS, Seite 385-388. IEEE, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

André Reis

André Reis

Andre Reis

Inácio Barros

Isabel Inácio

 

Weitere Publikationen von Autoren mit dem selben Namen

Contributions to Modeling Patent Claims When Representing Patent Knowledge., , , und . AICOL, Volume 10791 von Lecture Notes in Computer Science, Seite 140-156. Springer, (2017)Comparing Transistor-Level Implementations of 4-Input Logic Functions., , , und . IWLS, Seite 361-365. (2002)Optimization on cell-library design for digital Application Specific Printed Electronics Circuits., , , , und . PATMOS, Seite 1-6. IEEE, (2014)Synthesis of threshold logic gates to nanoelectronics., , , und . SBCCI, Seite 1-6. IEEE, (2013)Design-oriented delay model for CMOS inverter., , und . SBCCI, Seite 1-6. IEEE, (2012)CMOS inverter delay model based on DC transfer curve for slow input., , und . ISQED, Seite 651-657. IEEE, (2013)Constructive AIG optimization through functional composition., , und . ARCS Workshops, VDE-Verlag, (2011)CMOS logic gate performance variability related to transistor network arrangements., , und . Microelectron. Reliab., 49 (9-11): 977-981 (2009)Binary adder circuit design using emerging MIGFET devices., , , , , und . ISQED, Seite 125-130. IEEE, (2017)Leakage Analysis Considering the Effect of Inter-Cell Wire Resistance for Nanoscaled CMOS Circuits., , , und . J. Low Power Electron., 6 (1): 192-200 (2010)