Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Natsui, Masanori
Eine Person hinzufügen mit dem Namen Natsui, Masanori
 

Weitere Publikationen von Autoren mit dem selben Namen

Energy-Aware Multiple-Valued Current-Mode Sequential Circuits Using a Completion-Detection Scheme., , , und . IEICE Trans. Inf. Syst., 93-D (8): 2080-2088 (2010)Standby-Power-Free Integrated Circuits Using MTJ-Based VLSI Computing., , , , , , , , und . Proc. IEEE, 104 (10): 1844-1863 (2016)Error-Sensitivity-Aware Write-Energy Optimization for an MTJ-Based Binarized Neural Network., , und . ICECS, Seite 1-4. IEEE, (2023)A compact low-power nonvolatile flip-flop using domain-wall-motion-device-based single-ended structure., , , , , , , und . IEICE Electron. Express, 11 (13): 20140296 (2014)Context-Based Error Correction Scheme Using Recurrent Neural Network for Resilient and Efficient Intra-Chip Data Transmission., , und . ISMVL, Seite 72-77. IEEE Computer Society, (2016)Timing-Variation-Aware Multiple-Valued Current-Mode Circuit for a Low-Power Pipelined System., , , und . ISMVL, Seite 60-65. IEEE Computer Society, (2009)Scalable serial-configuration scheme for MTJ/MOS-hybrid variation-resilient VLSI system., und . NEWCAS, Seite 97-100. IEEE, (2012)Fabrication of a MTJ-based multilevel resistor towards process-variaton-resilient logic LSI., und . NEWCAS, Seite 468. IEEE, (2014)Three-terminal MTJ-based nonvolatile logic circuits with self-terminated writing mechanism for ultra-low-power VLSI processor., , , und . DATE, Seite 548-553. IEEE, (2017)Design of MTJ-Based nonvolatile logic gates for quantized neural networks., , und . Microelectron. J., (2018)