Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

The 24-Core POWER9 Processor With Adaptive Clocking, 25-Gb/s Accelerator Links, and 16-Gb/s PCIe Gen4., , , , , , , , , und 13 andere Autor(en). IEEE J. Solid State Circuits, 53 (1): 91-101 (2018)Design methodology for the IBM POWER7 microprocessor., , , , , , , , , und 15 andere Autor(en). IBM J. Res. Dev., 55 (3): 9 (2011)POWER7TM local clocking and clocked storage elements., , , , , , , und . ISSCC, Seite 178-179. IEEE, (2010)Power/performance optimization of many-core processor SoCs., , , , , und . ISSCC, Seite 508-509. IEEE, (2012)The opportunity cost of low power design: a case study in circuit tuning., , , , und . ISLPED, Seite 133-138. ACM, (2009)On-chip timing uncertainty measurements on IBM microprocessors., , , , , , , , und . ITC, Seite 1-7. IEEE Computer Society, (2007)Design and implementation of the POWER5 microprocessor., , , , , , , , , und 11 andere Autor(en). DAC, Seite 670-672. ACM, (2004)The implementation of POWER7TM: A highly parallel and scalable multi-core high-end server processor., , , , , , , , , und 4 andere Autor(en). ISSCC, Seite 102-103. IEEE, (2010)Session 3 overview: Processors: High performance digital subcommittee., und . ISSCC, Seite 54-55. IEEE, (2012)26.5 Adaptive clocking in the POWER9™ processor for voltage droop protection., , , , , , , , , und . ISSCC, Seite 444-445. IEEE, (2017)