( en | de | ru )

 

Disambiguierung von "Yoo, Byoung-Joo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A model-first design and verification flow for analog-digital convergence systems: A high-speed receiver example in digital TVs.

, , , , , und . ISCAS, Seite 754-757. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Joo-Hyun Yoo

Chanyeol Yoo

Angelina Yoo

Young Yoo

Haiseung Yoo

 

Weitere Publikationen von Autoren mit dem selben Namen

A 4nm 32Gb/s 8Tb/s/mm Die-to-Die Chiplet Using NRZ Single-Ended Transceiver With Equalization Schemes And Training Techniques., , , , , , , , , und 6 andere Autor(en). ISSCC, Seite 114-115. IEEE, (2023)A design of an area-efficient 10-GHz phase-locked loop for source-synchronous, multi-channel links in 90-nm CMOS technology., , und . DDECS, Seite 55-58. IEEE Computer Society, (2014)Design of CMOS 5 Gb/s 4-PAM transceiver frontend for low-power memory interface., , und . ISOCC, Seite 49-52. IEEE, (2012)13.10 A 4nm 48Gb/s/wire Single-Ended NRZ Parallel Transceiver with Offset-Calibration and Equalization Schemes for Next-Generation Memory Interfaces and Chiplets., , , , , , , , , und 7 andere Autor(en). ISSCC, Seite 250-252. IEEE, (2024)A 72GS/s, 8-bit DAC-based Wireline Transmitter in 4nm FinFET CMOS for 200+Gb/s Serial Links., , , , , , , , , und 14 andere Autor(en). VLSI Technology and Circuits, Seite 28-29. IEEE, (2022)An 8-bit 56GS/s 64x Time-Interleaved ADC with Bootstrapped Sampler and Class-AB Buffer in 4nm CMOS., , , , , , , , , und 17 andere Autor(en). VLSI Technology and Circuits, Seite 168-169. IEEE, (2022)A 0.25-µm CMOS 1.9-GHz PHS RF Transceiver With a 150-kHz Low-IF Architecture., , , , , , , und . IEEE J. Solid State Circuits, 42 (6): 1318-1327 (2007)6.4 A 56Gb/s 7.7mW/Gb/s PAM-4 Wireline Transceiver in 10nm FinFET Using MM-CDR-Based ADC Timing Skew Control and Low-Power DSP with Approximate Multiplier., , , , , , , , , und 9 andere Autor(en). ISSCC, Seite 122-124. IEEE, (2020)A model-first design and verification flow for analog-digital convergence systems: A high-speed receiver example in digital TVs., , , , , und . ISCAS, Seite 754-757. IEEE, (2012)