Autor der Publikation

12.7-times energy efficiency increase of 16-bit integer unit by power supply voltage (VDD) scaling from 1.2v to 310mv enabled by contention-less flip-flops (CLFF) and separated VDD between flip-flops and combinational logics.

, , , , , , und . ISLPED, Seite 163-168. IEEE/ACM, (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

An 11-nW CMOS Temperature-to-Digital Converter Utilizing Sub-Threshold Current at Sub-Thermal Drain Voltage., , , und . IEEE J. Solid State Circuits, 54 (3): 613-622 (2019)IGBT Power Module Design for Suppressing Gate Voltage Spike at Digital Gate Control., , , , , und . IEEE Access, (2023)Reducing IR drop in 3D integration to less than 1/4 using Buck Converter on Top die (BCT) scheme., , , , , , , und . ISQED, Seite 210-215. IEEE, (2013)A 1.8V 30nJ adaptive program-voltage (20V) generator for 3D-integrated NAND flash SSD., , , , , , und . ISSCC, Seite 238-239. IEEE, (2009)Energy efficient design and energy harvesting for energy autonomous systems.. VLSI-DAT, Seite 1-3. IEEE, (2015)A 95mV-startup step-up converter with Vth-tuned oscillator by fixed-charge programming and capacitor pass-on scheme., , , , , , , , und . ISSCC, Seite 216-218. IEEE, (2011)A 80-mV input, fast startup dual-mode boost converter with charge-pumped pulse generator for energy harvesting., , , , , , und . A-SSCC, Seite 33-36. IEEE, (2011)F1: Integrated voltage regulators for SoC and emerging IoT systems., , , , , und . ISSCC, Seite 500-502. IEEE, (2017)A low voltage buck DC-DC converter using on-chip gate boost technique in 40nm CMOS., , , , , , , und . ASP-DAC, Seite 109-110. IEEE, (2013)An on-chip characterizing system for within-die delay variation measurement of individual standard cells in 65-nm CMOS., , , und . ASP-DAC, Seite 109-110. IEEE, (2011)